关键要点

* I/O架构必须从CPO设计之初就与计算功能协同设计规划。

* 将SoC划分为异构芯片组（计算单元、EIC、PIC、激光器）会直接影响功耗分配、CPO设计布局、互连拓扑结构及系统可扩展性。

* 成功的CPO设计要求架构师采用多物理场分析方法，在封装/系统层面平衡电信号传导、热稳定性、光学特性及机械约束条件。

人工智能数据中心正逐步采用共封装光模块，旨在降低每比特能耗并提升带宽性能。

采用CPO架构的优势在于，它能将光连接更紧密地集成在ASIC、GPU或CPU附近，从而大幅减少对冗长低效电气布线的需求。尽管CPO本身并非低功耗设计，但其传输每一比特数据的能耗极低，这一指标对数据中心能效至关重要。

CPO技术摒弃了传统可插拔收发器的设计方案，将光子引擎直接集成在同一封装基板或模块内部。这种创新架构使得电信号在多芯片组件中仅需传输数毫米距离，而传统PCB电路板上芯片与前板之间的信号传输距离通常长达15至30厘米。

这对人工智能领域而言是一个关键的因素。麦肯锡公司数据显示，要满足全球人工智能需求，到2030年需要投入5.2万亿美元用于数据中心建设。因此，解决电力和带宽挑战对确保超大规模企业获得最佳投资回报至关重要。在CPO技术应用方面，Broadcom,、Nvidia,、Inte、Marvell和Ayar Labs处于领先地位，其多样化技术产品依托GlobalFoundries、IBM、英特尔晶圆厂、Tower Semi和TSMC等代工厂支持。EDA工具供应商包括Cadence、Keysight EDA、西门子EDA和Synopsys，这些企业也纷纷推出CPO工具。

西门子EDA公司3D IC 解决方案工程高级总监托尼·马斯特罗亚尼（Tony Mastroianni）说：“超大规模集成商正在引领技术变革浪潮。异构集成技术使我们突破了摩尔定律的限制。尽管硅材质技术已应用十余年，但其尺寸存在局限性。而新型有机材料与玻璃中介层的出现，使得全面板尺寸基板得以实现，可容纳海量硅材料，尺寸甚至可达一米见方。人工智能需求的激增凸显了性能提升的重要性，而能效优化往往被忽视。当前要实现如此高性能，所需功率堪比核反应堆，能源消耗成为关键挑战。输入输出带宽问题同样突出，而这正是CPO技术能有效解决的核心难题。”

其他专家也持相同观点。Synopsys公司产品营销高级总监马克·斯温宁（Marc Swinnen）指出：“共封装光学技术之所以被选用，主要因其具有高带宽和低比特功耗的优势，但整体而言未必属于低功耗技术。激光器在硬件效率方面表现优异，但环形谐振器需要通过小型加热器持续加热来维持光子集成电路的温度。虽然总功率并不低，但其单位比特能量（以皮焦耳为单位）在带宽考量时仍具有显著优势。”

图1：模拟环形谐振器。来源：Synopsys

CPO的基本原理

对于芯片架构师和工程师而言，CPO设计涉及诸多方面。

Keysight EDA公司高速数字设计部门负责人李熙秀指出：“任何在数据传输系统架构层面进行CPO设计的人士，都需要根据关键因素来确定采用何种CPO技术方案。例如，每焦耳比特能耗是指生成单个数据位所需的能量消耗。人工智能数据中心属于高耗电设备，因此实现低功耗设计极具挑战性，毕竟这些设备会消耗大量电流。以客户设计的AI数据中心计算节点为例，单个2英寸见方的芯片电流密度可达近35,000安培。在此电压条件下，单个芯片的功耗高达35千瓦，堪称天文数字。在先进封装设计领域（包括但不限于CPO技术），如何有效管理如此巨大的功率负荷是重大挑战。考虑到这类CPO芯片可能多达数百万个，仅靠现有CPO技术解决方案根本无法满足其能源需求，甚至可能需要专门建设发电厂来保障供电。”

数字信号处理器（DSP）芯片是系统中功耗最高的组件之一，因此CPO设计人员通常会尽量减少其使用。李熙秀教授表示：“这种趋势促使人们探索电光转换（CPO）技术，该技术可直接实现信号向光信号的转换，无需依赖传统DSP或专用集成电路（ASIC），从而显著提升能效。从系统架构师的角度来看，这带来了新的挑战，芯片设计必须同时兼顾电气与光学因素。目前电光转换（EO）、光电转换（OE）及电光电转换（eOe）系统正引发广泛关注，这类技术专注于电信号与光信号之间的相互转换。究其根本，人工智能数据中心对电力需求的持续增长推动了这些技术发展，使得向更高能效解决方案的转型变得合乎情理。”

与此同时，关于驱动EIC与PIC之间信号传输所需的功率存在诸多技术难题。Synopsys公司首席产品经理林朗说：“这类系统需要采用专用电压控制电路向光子环注入电流，从而产生热量。该过程本质上是通过施加功率引发温度变化，这会消耗大量能量。每个光子环的功耗约为1至10毫瓦。虽然现有系统可能采用约64个光子环，但据DARPA项目等报告显示，未来设计中将集成数千个光子环。若将光子电路规模扩展至当前晶体管数量水平，光子环数量有望达到数百甚至数千个。”

为这些环形电路供电成为重大技术挑战。林教授指出：“例如，若要为1000个环形电路每个提供1毫瓦的功率，总耗电量将高达约1瓦，额外的电路组件。如配备多个放大器的电子集成电路（EIC），以及GPU、CPU等支持设备，都会进一步增加功耗，这些组件的能耗需求依然居高不下。由于数据传输速率极高，输入/输出（I/O）功耗也相当可观，可能占总功耗的50%甚至更高。随着系统规模持续扩大，确保充足的电力供应始终是关键技术难题。”

与铜基板互连相比，这种新型结构尺寸显著缩小，但电力传输仍面临挑战。林教授指出：“传统电压调节器通常安装在封装体或印刷电路板上，而如今将其集成到芯片上作为集成电压调节器（IVR）已成为主流方案。在电路、光子学器件及电子元件等不同电压需求的电力领域中，往往需要配置多个IVR。这种复杂系统在电力传输方面存在显著挑战。”

CPO机械原理

CPO设计方法采用两片芯片结构，底部直接安装在基板上的光子器件，其上堆叠微型串行数据接口（SerDes），形成三维芯片组构型。

西门子工程师马斯特罗亚尼（Mastroianni）解释道：“该组件通过物理方式与中介层连接，该中介层可采用硅材料，但由于需要更复杂的布线结构，通常用于较大尺寸基板。在此结构中，光纤直接与封装内的光子器件相连，这正是CPO技术的核心所在，通过这种光纤集成方式，电源问题得到有效解决，使得串行数据设备（SerDes）能与芯片组实现高效通信。虽然将SerDes置于底部看似合理（因其与芯片组直接通信），但机械结构限制要求光子器件必须固定在基板表面。而顶部配置的SerDes则通过传输侧微孔（TSV）与光子器件进行信号传输，实现跨基板通信，CPO工作原理类似于硅中介层。有机桥接层或玻璃等替代性中介层方案也展现出独特应用潜力。”

图2：多芯片组件中光波导的定位位置。来源：西门子EDA/Chiplet Summit

马斯特罗亚尼（Mastroianni）：“虽然CPO设计在芯片上实现了输入/输出功耗的显著降低，但晶体管处理能力并未改变。此前诸如HBM等解决方案已解决了内存输入/输出功耗问题，而CPO技术如今攻克了输入/输出相关的功耗与带宽挑战。数据通过多通道（光纤内通常为8至16个通道）从芯片输出，从而低功耗实现卓越带宽传输。该CPO设计方案需要激光源支持，当前研究正致力于将其集成到芯片本身。此外，CPO设计通过取消大量封装引脚需求，有效缓解传统串行数据总线（SerDes）拥塞问题，从而腾出引脚空间用于电源传输（包括背面供电）。尽管该CPO技术方案并非普适性解决方案，但对超大规模制造商构建巨型芯片而言，这无疑是一项重大技术突破。”

CPO设计挑战

CPO技术突破了传统纯电气架构的局限，将光学元件直接集成于高性能专用集成电路（ASIC）、中央处理器（CPU）或图形处理器（GPU）中。为此，需要采用专门的光电子设计方法，实现光与电在单一封装内的物理与功能融合。

对于芯片架构师和设计师而言，需要在多个领域提升CPO设计专业技能水平：

* 异构芯片集成

CPO设计者需采用基于芯片组的架构，为计算、存储和光子学领域打造更小型化、专用化的芯片。 TSMC的COUPE封装或英特尔的Foveros先进封装技术将用于实现系统内不同芯片间的互连。

* 消除信号瓶颈

由于光子引擎直接置于ASIC旁侧，可避免使用长距离损耗性铜线，从而使CPO设计最多可节省系统总功耗的30%。

* 热光协同设计

由于光子器件对温度变化极为敏感，CPO设计团队需通过复杂的多物理场仿真来调控高功率计算芯片产生的热流，从而避免引发光学元件的波长漂移或对准误差。

* 硅光子学技术发展

CPO设计者需利用标准CMOS制造工艺，在硅基底上集成调制器、探测器及波导器件，从而构建光子集成电路（PICs）。

* 激光源管理

CPO架构师与CPO设计师需决定是否将激光器直接集成于芯片内部或保持外部配置。为确保可靠性，CPO设计者可选择冗余激光设计方案或集成监控系统，因激光器通常是堆栈中可靠性最低的组件。

在这一CPO技术演进过程中，随着系统级芯片（SoC）被分割成多个小型芯片并集成到单一封装中，芯片组/多芯片设计将发挥关键作用。Presto Engineering公司NPI封装经理拉吉·普戈（Raj Pugo）说：“在同一CPO封装内采用不同工艺节点制造的芯片组合（即异构集成技术），能够实现成本与功耗的双重优化。可插拔收发器是一种模块化器件，可实现电信号与光信号的双向转换。其典型结构包含跨阻放大器（TIA）、驱动器、激光器和光电二极管，这些组件的集成构成了光引擎（OE）。CPO技术则指将GPU或专用集成电路（ASIC）与光引擎所有组件集成于单一封装内。简而言之，CPO实现了计算芯片（GPU/ASIC）与光引擎组件（OE）的异构集成，形成统一CPO封装体系。”

CPO面临的挑战与进展

CPO技术引入了一系列复杂的多物理场挑战。光子信号可能因温度变化而产生漂移，CPO设计材料特性会直接影响光传播特性。波导结构中可能存在的不规则性，其影响程度与电子信号中的线边粗糙度相当。所有这些因素都需要与系统整体CPO设计协同解决，而非孤立处理。

图3：光学波导模拟示意图。来源：Synopsys

Synopsys公司的Lin表示：“在CPO设计中我们需要所有工具协同工作，通过热应力形变曲线并将其整合到光学电路性能仿真中。过去这完全依赖经验数据，而如今我们的仿真结果已直接与实际系统测量数据相吻合。”

这种CPO设计整合是必要的，因为在模拟过程中，区分具有干扰效应的因素与可忽略因素至关重要。有时被忽视的因素可能比预期更具影响，因此应在建模过程中予以纳入。

这正是大型EDA公司开始关注的领域。相关进展包括：

Cadence正与光子超级计算机开发商Lightmatter合作，共同开发将Cadence高速串行数据接口（SerDes）IP与Lightmatter光学引擎集成的CPO技术解决方案。双方重点聚焦先进节点CMOS技术与标准封装流程的集成应用，旨在为下一代人工智能和HPC环境中的高性能、可量产CPO技术铺平道路。此外，Cadence还与Tower Semiconductor合作构建异构集成流程，支持基于Tower技术的PIC/EIC子系统实现芯片级到晶圆级及晶圆级到晶圆级的集成应用。

Keysight EDA公司于2025年10月完成对Synopsys光学解决方案部门的收购，将先进的光学仿真工具整合至现有EDA工具体系中。随后，该公司推出专为芯片组与三维集成电路设计开发的软件工具，用于实现光电子器件与电子元件的共封装仿真与验证。

西门子EDA近期收购Canopus AI公司，旨在将人工智能驱动的计量检测技术整合至其EDA产品线。这项CPO技术通过提升复杂光子集成电路（PIC）的精度与良率，对CPO制造工艺产生直接影响。今年1月，西门子进一步深化与英伟达的合作，将GPU加速技术应用于EDA工具链，重点针对CPO工艺所需的高密度互连结构，优化CPO技术验证流程与布局设计。

Synopsys正与Lightmatter展开合作，双方致力于优化电光接口。Synopsys持续与 TSMC 保持合作，并与英伟达深化合作，借助英伟达的GPU加速计算技术，加速光学仿真与工程流程的开发。

CPO的后续步骤

为使CPO技术更广泛普及，需解决若干先进封装技术问题。

Presto公司技术专家普戈（Pugo）说：“与传统封装方案相比，CPO技术具有更高的带宽密度、更低功耗及更短延迟特性，这对新一代人工智能解决方案至关重要。2.5D封装技术是CPO的核心基础，可实现光子集成电路与电子集成电路与GPU或ASIC的集成。主要挑战包括：GPU/ASIC周边散热设计（需采用液冷冷板、微流控系统、微通道散热器等先进热管理方案）、实现更高精度的光耦合、提升激光器可靠性、提高制造良率以及降低生产成本。其他挑战还包括推动CPO模块外形尺寸标准化、优化测试验证自动化流程，以及确保光引擎（OE）在故障发生时的可维修性。攻克这些技术难题将推动CPO技术在行业中的广泛应用。”

从物理学角度分析，包装结构的拆解揭示了复杂的信息传输机制。Synopsys公司的斯温宁解释道：“数据通过光纤传输，连接到微透镜装置，将光线聚焦到配备光栅结构的光子集成电路（PIC）上。光栅将入射光转换为电信号后，PIC会进行初步信号处理。此时PIC与电子集成电路（EIC）协同工作，微透镜将光线引导至PIC进行信号处理并转换为电信号，随后传输至EIC完成后续电子运算。该接口与外部系统相连，最终形成完整的信息传输路径。”

光子集成电路中波导的折射率对温度变化极为敏感，这会直接影响器件性能。斯温宁说：“为解决这一问题，系统需加热至约100摄氏度的稳定高温环境，使微小热波动可忽略不计。虽然内置加热器可维持温度稳定性，但热量仍会通过电子集成电路散失，因此热管理至关重要。”

系统集成同样受到影响，因为由光链路构成的光子电路对温度变化极为敏感。因此必须设计多芯片CPO（耦合光子器件），确保所有元件在适宜温度范围内正常工作且避免过度耦合。

结论

对于超大规模人工智能芯片而言，如今限制性能的关键因素已不再是计算能力，而是功耗与带宽。传统高速电光串行总线（SerDes）存在显著能耗问题，因为数据传输需要走引线和跨板连接。CPO技术通过在封装内部用光路替代长距离电路径，实现了这一突破。这种创新CPO设计将光子器件与计算芯片集成在同一封装内，使得数据能通过光路近乎即时地脱离芯片，从而将输入/输出能耗降低数个数量级，同时保持超高带宽。该方案还通过省去大量高速电学I/O引脚释放封装空间、缓解信号拥堵、增加电源布线区域占比，并支持背面供电等先进方案，显著提升了芯片集成度。

此外，虽然存在热管理和机械应力挑战，但这些CPO技术难题都是可以解决。光子器件虽对温度变化和潜在应力敏感，但关键问题并非原始热量产生，而是温度稳定性控制。通过采用温度控制回路、优化布局设计以及应力感知封装等技术手段，这些挑战均可得到有效解决，从而使得冷光子学（CPO）技术成为可能。尽管目前并非所有芯片都适用CPO技术，但对于大型高I/O人工智能系统而言，这项技术几乎不可或缺。它通过将原本难以满足的功耗与带宽需求转化为可管控参数，从根本上拓展了系统性能的边界。