高速性能的标准比以往任何时候都高，PCB组件在性能和风险上需要平衡。特别是在测试设计时首先考虑信号完整性。由于高数据速率的苛刻要求，现在数字领域的硬件开发人员会遇到高频应用的问题，有些甚至超过20+ Gb/s。即使在低端应用领域，对更小、更快、能力更强的电气元件需求也在增加，而在今天的PCB组件上可用空间越来越少。

基本设计要求总是在发挥作用：模块上有多少可用空间，所需的连接技术，引脚数量和分配，以及整体性能要求。最紧迫的挑战是如何成功地管理这些需求，同时避免模块操作过程中信号丢失。如果当前信号传输路径被抑制，产品性能将受到很大的损害。为了使模块在峰值操作能力下工作，防止信号损失必须处于设计的最前沿。

防止信号完整性损失

在信号路径附近的材料类型对高速信号成功传输至关重要。重要的是要避免接触材料的横截面变化和使用具有高电导率的材料。塑料材料的介电常数也会影响信号传输。贯穿整个互连系统相位匹配的典型标准是85-100欧姆。

由于电子元件可能成为干扰源，因此敏感元件的接近增加了相互干扰的风险。高速信号可以通过插入损失和返回损失而丢失。插入损耗是指在阻抗曲线内的偏差，导致信号反射。描述沿信号路径的信号损失，表示为输出信号与传入信号的比值。插入损耗高，接收机不能清晰地识别信号，因此通常设置-3 db的极限值。

ept Colibri 连接器从 10+ Gb/s 到16+ Gb/s的优化（图1）

插入损耗由不同组件组成：耦合损耗、电介质损耗、反射损耗、线损耗和辐射损耗。耦合损失发生在公母连接器之间的接触点上。当插入时，具有适当公差的可靠接触对减少信号传输损失至关重要。接触电阻也应通过较大的接触面积和接触点处的高接触力保持得尽可能低。连接器表面异物，如磨损产生的颗粒，会增加接触电阻。高质量的连接器至少镀合适的金，防止这种情况发生。

除了插入损失外，还必须考虑返回损失。返回损耗是插入信号中反射信号的部分。连接器的阻抗限制使系统设计者在减少返回损耗上困难较大。最好的方法是利用上升时间或引出线。上升时间描述了信号位于两个定义的振幅值（通常在10%到90%之间）的时间。上升时间越低，带宽越大，与系统其它部分阻抗越匹配。

阻抗与上升时间的关系（图2）

信号干扰的另一个关键源是串扰。电容性耦合和电感性耦合可以单独考虑。近端串扰（NEXT）发生在信号传输干扰并行对的信号传输时，这主要通过感应发生。频率越高，通常对第二对信号产生的干扰就越大。如果以分贝为单位的绝对值很高，则存在较高水平的串扰衰减，因此在受扰动对中只能测量到很小的影响。在-20dB时，1%的信号串扰；另一方面，在-40db时，只有0.01%。

与近端串扰相比，远端串扰（FEXT）发生在整个线路长度上。因此，在传输链路的末端测量对相邻对信号的干扰，并且通常较低，因为干扰信号沿线路衰减。

近、远串扰对信号传输的影响（图3）

当然，PCB系统内的数据传输不能被中断、或阻止，这就是为什么对电磁干扰的保护是高速系统中信号完整性的一个高度关注的问题。电磁干扰可以与串扰相比，唯一的区别是干扰源不是在连接器中的单个信号路径内，而是在外部产生的。

高速数据传输特别容易受到不必要的电磁干扰，即使是一个小的脉冲也会伪造一个有用的信号，并阻止接收机正确的数字信息传输。

信号与屏蔽（左）和非屏蔽（右）连接器的干扰（图4）

连接器可以表示干扰源和干扰源接受，它受到组件的影响，并对周围的组件产生电磁效应。与耦合电感LK，连接器可以描述在两个功能：干扰源和干扰接受。

耦合电感应被视为一个EMC参数，因为连接器可以很容易地描述考虑电气条件。这适用于抗干扰性和干扰发射。耦合电感并不是一种同样适用于整个连接器的测量因素，因为它可能会受到连接器和连接器几何形状上的信号分配的影响。

非屏蔽（以上）和屏蔽（下）连接器的模拟（图5）

非屏蔽（左）和屏蔽（右）版本中的0.8 mm连接器示例（图6）

有效屏蔽的一个先决条件是使用具有高导电性的材料。接触点的数量可能是成功屏蔽的决定性因素。在连接器屏蔽中产生的干扰电流依次产生会影响信号触点的磁场。电流越高，磁场就越强。电流流除以屏蔽板的多次接触，从而减少了磁场。

通过屏蔽板的电流分布（图7）

随着对高速连接的需求激增，信号丢失的风险也会增加。在开发新的高速连接器时尽量减少传输路径内的干扰。仔细考虑材料、EMC屏蔽的可能性、插入损耗、返回损耗和串扰对于优化高速设计潜力至关重要。