按照最严格性能标准设计的拥有精密设计的VPX背板，在当今国防对于高速信号需求普遍存在的大背景下变得至关重要。背板确实是嵌入式系统中的通信主干，必须按照严格的信号完整性标准进行设计，以确保系统内模块之间及时、准确的数据传输。对于符合VPX和SOSA“传感器开放系统架构”标准的有效负载，随着系统转向支持100G-baseKR4以太网、PCIe Gen4协议等的更高串行比特率，高信号完整性对于实现故障安全操作至关重要。

要满足高速背板设计的性能预期，需要使用最新连接器技术和材料的团队具备实用的专业知识和深厚的设计经验。验证和验证需要最新的设计、模拟和测试工具来测量结果。

数据高速公路从背板开始

坚实的基础对于背板性能至关重要。目前几乎所有VPX背板PCB均采用FR4材料制造。FR4拥有数十年稳定的性能记录，并以卓越的耐热性(+180℃)和一致的介电常数(Dk)着称。考虑到恶劣的防御环境，其在极端温度范围内的低热膨胀系数(CTE)至关重要，更不用说高板数系统中背板的物理长度了。然而，当涉及到VPX系统的一个关键因素(而且是一个重要因素)时，FR4也有其局限性——数据速率。

FR4是8-10 Gbits/秒的最佳选择。每通道10 Gb时，可以完成40 GbE(40 GbASE-KR4)和PCIExpress(PCIe) Gen-3协议的工作，并且信号完整性足以完成任务。然而，各种形式的高速EW/RF(电子战/射频)应用现在都需要超越这些水平的数据速率和网络连接。芯片制造商继续快速响应市场需求，因此，新的传感器开放系统架构(SOSA)一致的3U和6U有效负载模块现在必须支持100 GbE(100 GbASE-KR4)和PCIExpress(PCIe) Gen-4处理协议、FPGA(现场可编程门阵列)和开关产品。凭借这些进步，相关的每通道数据速率要求从10 Gbits/秒提升至25 Gbits/秒，在信号完整性方面远远超出了FR4的能力。

输入高速层压板

现在，更快的协议被融入芯片中，需要更快的背板——不可能有一条高速公路接入土路。虽然这种类比可能有些极端，但事实是背板数据速率能力需要跟上以避免瓶颈。Isola的Tachyon100G是高速层压板的一个示例，它能够通过电路板和背板设计将当前的VPX模块和协议扩展到更高速的系统。其低损耗性能和超光滑铜线支持100 Gb/秒及以上的高数据速率应用。与FR4相比，它可以在更宽的频率和温度范围内实现更高的稳定性，考虑到VPX系统的速度更高、系统负载更热，这两个非常重要的性能特性。

任何PCB的纤维/树脂复合材料构成都是确保介电常数一致的关键。纤维/树脂复合PCB材料不均匀且各向异性(不均匀/有颗粒)，因此传播速度可能会根据迹线位置而变化。在典型的FR4材料中(图1)，信号在穿过纤维丰富区域(#1)的迹线上穿过电路板时会遇到不同的介电常数，这与穿过树脂/纤维组合区域(#2)的信号不同。由于一条迹线到另一条迹线的传播速度不同，这可能会导致时序偏差和信号错误。

图1/1a：典型FR4材料与高速材料的比较

相比之下(图1a)，高速层压板具有机械铺展的玻璃结构，并且与FR4相比电气更加均匀。长丝以高密度编织方式机械铺展，消除了树脂间隙，从而提高了电气均匀性。材料的同质性意味着无论走线穿过电路板的何处，信号性能都是一致的。这种一致性有助于确保相似的传播速度和介电常数，并可以减少信号定时问题。

出口和入口坡道–VPX连接器

从芯片到模块再到连接器等，一切都早在2018年左右，当时PCIe Gen3和40 GbE是主要/最常用的高端数据传输协议。VITA 46定义的连接器以流行的速度运行多年。然而，随着先进的EW/RF应用的出现，随着其固有的数据速率的提高，PCIe Gen4和100 GbE开始寻找更广泛的应用，并且限制正在被突破。在板卡进步的同时，VPX连接器制造商推出了期待已久的设计改进，确保这些高速信号能够离开VPX模块并穿过背板从插槽到插槽以及从插槽到I/O，并具有以下功能所需的信号完整性。

2021年1月，推出了ANSI/VITA 46.30-2020更高数据速率VPX标准，以解决100 GbE和PCIe Gen4协议的高速连接器设计问题。众所周知，VITA 46.3为每个晶圆或VPX术语中的通道25 Gbaud速度铺平了道路。单通道也称为超细管道;链路聚合反过来将四个通道转换为一个胖管道，每个胖管道链路支持100 Gbaud和64 Gbaud，然后分别实现100 GbE和PCIe Gen4所需的数据速率。Amanol的R-VPXEV02和TEConnectivity的RT3连接器符合ANSI/VITA 46.30标准，现在在运行100 GbE和PCIe Gen4协议的较新应用中得到更多使用。

图2：Ampheno的R-VPXEV02高速连接器

原始VITA 46.0连接器和ANSI/VITA 46.30中定义的新型更高数据速率连接器之间的一个重要区别是板端接处的引脚尺寸。引脚尺寸减小，从而最大限度地减少串扰，并减少连接器/PCB接合处的阻抗不连续性。对于高速信号，VITA 46.30标准指向焊尾而不是较小的兼容引脚。焊尾端接在PCB的微孔中，以提高信号完整性。好消息是，符合VITA 46.30的连接器向后兼容传统VITA 46.0连接器，并遵循相同的外形尺寸。这一事实意味着100 Gb功能的VPX模块可以插入速度较低的40 Gb功能背板，反之亦然。

制造：控制是关键

经验丰富的高速背板供应商知道，高速背板的生产控制与前期工程工作同样重要。遵守基线设计原则对于成功实现背板至关重要;此外，高速背板的组装依赖于受控且易于理解的制造工艺，以确保背板生产过程中工程和设计工作的投资不会减少。

一个重要的领域是导体表面。PCB上的导体表面并不完全光滑，但粗糙的铜可以提高层压板的剥离强度。另一方面，导体表面光滑度是控制信号沿导电铜箔传输时的一致性和优化的关键。Tachyon100G使用非常光滑的铜箔——VLP-2(2微米)来提高性能。

当铜表面粗糙时，有效导体长度随着电流沿着铜表面的形貌沿着表面的轮廓流动而延伸。在高频下，铜的有效电阻随着电流传输的额外距离而增加。制造方法必须平衡铜/层压板粘合的需求与光滑表面的需求，以实现一致的信号速度。

关于PCB厚度，最大厚度由最小连接器通孔直径决定。板厚与孔尺寸之比一般不能超过10：1。如前所述，可处理25 Gbaud的高速连接器使用纳米尾针，与标准VPX连接器(0.022英寸)相比，它需要更小的孔(0.014英寸)。这意味着，随着信号速度的增加以及在组件中引入高速连接器，通孔直径必须减小，最大板厚度也必须减小，因此层数也必须减小。这种电路板厚度限制迫使电路设计人员使用能够最大限度减少层数并最大限度提高信号效率的电路板布局。

图3：LCR嵌入式系统的背板采用先进的设计方法来促进针对国防应用的高速系统。

验证——测量道路上的颠簸

与10 Gbaud测试相比，测试背板25 Gbaud性能需要加强审查。

电路设计人员知道，s参数代表电子元件和电路对高速信号的动态响应。通道参数是对s参数数据的解释，可用于评估整体通道性能。在VPX背板中，通道参数用于评估信号在VPX模块(本例中为VPX通道)之间移动时的信号完整性。每个通道组件的S参数相结合，产生插入损耗、回波损耗、串扰等的整体性能(通道合规性)。

对于等于或低于10 Gbaud的背板性能，ANSI/VITA 68.1-2017定义了建立通道合规性的信号完整性预算裕度标准。该指南使开发人员能够设计符合VITA 68.1标准的背板，当背板包含也符合VITA 68.1预算标准的组件时，该背板支持多种结构类型所需的误码率(BER)。对于较高的费率和较低的合规利润，必须仔细考虑整个渠道，因此不能预先分配较小的利润。因此，验证必须涉及全通道COM(每个IEEE802.3以太网的通道运行裕度)和PCIe的统计眼图分析。

这就是VITA 68.3的用武之地：对于超过10 Gb/秒的速度，VITA 68.3将使用仿真为VPX模块和背板建立一组极端情况参考s参数模型。此设置可以模拟整个通道，而无需详细了解最终将连接哪些模块或哪些背板组合。当使用参考s参数模型插入一组定义的端到端通道时，任何给定的设计都需要通过仿真来证明合规性。

对任何高速设计的信心都始于仿真。即使只在一端或背板设计一个模块，也必须对整个端到端通道进行仿真。与直接测量相比，仿真不依赖外部设备，并且更容易将组件和其他元件与模块或背板通道的其余部分隔离。COM(用于以太网)和PCIe参考包现在随仿真软件一起提供，并且VPX连接器模块可从连接器制造商处获得。后仿真提供了详细的设计模型，可以根据VITA 68要求与客户和供应商共享，而无需透露专有的设计功能。

VPX的未来

VPX和模块化系统架构的发展使得人们对新系统部署的上市时间(或者用更绝对的术语来说是投入使用时间)的期望提高。并且随着高速信号处理的应用推动了对提高性能和可靠性的不断需求。实现最高信号完整性的最佳背板设计依赖于尖端材料、连接器以及测试和制造方法相结合的坚实基础。随着VITA 标准组织提前规划数据速率的不断提高，具有丰富设计经验的系统集成商必须是背板设计各个方面的专家，要跟上步伐将确保当前和未来的任务就绪解决方案满足作战人员的需求。