▲第七届高速线缆组件&连接器研讨会现场

11月2日，由Intel 与深圳市连接器行业协会联合主办的第7届高速线缆组件&连接器研讨会在深圳宝安中天美景华美达酒店4楼美景厅圆满落幕。

研讨会特邀来自英特尔公司李祥博士，围绕信号完整性的基础理论(SI概念、眼图、传输线、阻抗、S参数、残柱效应、串扰等)、连接器设计(引脚定义、引脚形状、叠层和界面、降低串扰)、连接器建模(DUT、端口设置、材料属性)、连接器测试(夹具设计，去嵌)等核心技术内容进行全面分享，并从系统厂的视角出发，对连接器设计的理念和方法进行分享 。一百多位国内外众多知名企业的工程师朋友出席会议，共同探讨连接器及线缆行业前沿技术与发展趋势。

01 | 英特尔专家解读高速互连SI课题

李祥博士，英特尔公司数据中心和人工智能集团的Principal Engineer，同时也是USB-IF工作组主席和JEDEC JC11.14协会主席。李祥博士主持制定了多项高速连接器和高速线缆组件标准，为全球电子产业链生态建设和技术创新做出了卓越贡献。

在研讨会上，李祥博士深入探讨了信号完整性(SI)的核心概念及其在高速连接器设计中的应用。

在高速互连系统中，信号完整性问题尤为突出。信号完整性(即Signal Integrity, SI)是指信号在传输过程中保持其原始特性和准确性的能力，它直接影响到数据传输的可靠性和系统性能。

眼图作为评估数字通信系统中信号质量的关键工具，李祥博士强调了其重要性并讲述如何通过观察眼图可以直观地判断信号的噪声容限和误码率。此外，他还详细解释了传输线理论以及如何通过调整阻抗匹配来优化信号传输。

对于描述网络的输入输出关系至关重要的S参数，李祥博士进一步阐述了其在射频和微波工程中的应用，并提到了未完全终止或反射的信号能量的残桩效应对系统性能的影响。

而由于高频信号的传播特性，信号在传输过程中容易受到反射、串扰、衰减等因素的影响，从而导致信号失真或误码。为了确保信号在传输过程中的完整性和准确性，需要在PCB设计、封装设计和高速连接器设计中采取一系列优化措施。

▲PCB板信号完整性分析 图/AI生成

在高速连接器设计方面，李博士特别强调了引脚定义的重要性，这涉及到高速连接器中每个引脚的功能和布局。他讨论了连接器引脚形状的设计考虑，包括如何通过优化连接器引脚的几何形状来减少插入损耗和提高接触可靠性。

另外，叠层和界面的设计也是高速连接器设计的关键议题之一，合理的叠层结构可以有效地控制信号路径和返回路径，而良好的界面设计则有助于减少反射和提高连接器的信号完整性。为了降低串扰，李博士介绍了多种策略，如增加信号之间的距离、使用屏蔽技术以及采用差分信号传输等。

在高速连接器建模方面，他强调建模的设置取决于目的，详细说明了DUT的选择标准、端口设置的方法以及如何准确地定义材料属性以进行精确的仿真分析，并结合DDR实际案例和设计参数进行专业分享。

建模和测试之间的相关性是必不可少的，对于最后的高速连接器测试环节，李祥博士进一步阐述了夹具设计的重要性，并表示不同的夹具设计可能导致DUT性能的差异。另外，用于消除测试夹具对测量结果影响的去嵌技术能够确保测试数据的准确性和一致性。

02 | 高速互连技术盛会，共讨SI解决方案

随着第七届高速线缆组件与连接器研讨会逐渐步入尾声，现场气氛愈发热烈。

在提问环节中，来自行业内的众多工程师们纷纷抓住这一难得的机会，就连接器及线缆设计中高频信号设计关键点、连接器及线缆产品SI各参数由哪些因素影响的关联性、如何优化连接器信号传输并有效降低干扰等实际应用中遇到的问题与李祥博士展开了深入而富有成效的探讨。

面对工程师们提出的各类问题，李祥博士耐心解答，并结合实际案例进行阐述。此外，工程师们也积极分享了自己的实践经验和见解，与李祥博士共同探讨行业发展趋势和技术创新方向。

Intel 与深圳市连接器行业协会联合主办的第七届高速线缆组件与连接器研讨会，作为连接器及线缆行业内的高层次、专业化的交流与合作平台，吸引了众多国内外连接器头部企业的积极参与。

在《国际线缆与连接》的会后采访中，方向电子高速线缆产品组件事业部经理潘世暖表示，这场研讨会“对我专业技术知识的提升及思维方式的拓展有很大的帮助”。谈及参会感受，潘世暖经理补充道研讨会对其制造高速产品方面颇有收获，并做出了PCI-e信号仍是内部产品当前的走向趋势的判断。

高速线缆组件与连接器研讨会自创办以来已连续成功举办了七届，与业内专业人士共同探讨了信号完整性基础、形位公差分析、残桩效应、高速电缆及连接器设计测试等众多热点议题。

七载光阴，高速线缆组件与连接器研讨会见证了行业内无数激流与荣光。展望未来，我们热切期盼Intel与深圳市连接器行业协会继续携手，呈现更多卓越的技术交流盛会。